Se connecter / S'enregistrer
Votre question

Codage Variable sur 64 bits en VHDL

Tags :
  • Codage
  • Programmation
Dernière réponse : dans Programmation
14 Août 2007 12:21:02

Bonjour,
je cherche à coder des signaux sur 64 bits en VHDL, quelqu'un aurait t'il une idée ?

j'ai essayé de faire un type

type int_64 is range 0 to 2^64-1 mais il bloque en me disant que cela dépasse l'entier le plus haut.

Kurp,

Autres pages sur : codage variable bits vhdl

20 Août 2007 12:52:48

salut,
tu peux faire un truc du style :

signal toto : std_logic_vector(63 downto 0);

20 Août 2007 16:34:17

Salut,

En VHDL un integer peut être étendu seulement jusqu'à 32 bit (et cela dépend de l'implémentation en plus)

donc tu utilises deux entier un de poids fort et un de poids faible
Tom's guide dans le monde
  • Allemagne
  • Italie
  • Irlande
  • Royaume Uni
  • Etats Unis
Suivre Tom's Guide
Inscrivez-vous à la Newsletter
  • ajouter à twitter
  • ajouter à facebook
  • ajouter un flux RSS